Thiết kế và thực thi lõi IP phân luồng dữ liệu trên FPGA

Abstract

Phân luồng dữ liệu là một kỹ thuật được áp dụng để giải quyết nhiều bài toán, đặc biệt là trong bài toán đảm bảo chất lượng dịch vụ QoS trong các thiết bị mạng hiện nay. Trong đề tài này, tác giả sẽ trình bày các khái niệm cùng các chức năng cơ bản liên quan đến phân luồng dữ liệu. Bên cạnh đó, còn đề cập đến các thuật toán lập lịch, chỉ rõ ưu nhược điểm cùng cách thực hiện trên phần cứng các thuật toán, từ đó đề xuất thiết kế và thực hiện chức năng phân luồng dữ liệu trên FPGA. Kết quả tổng hợp của lõi IP được thực hiện trên board mạch Zynq ZC706 cho thấy lõi IP chỉ chiếm 1% số thanh ghi cùng 4% số bảng tìm kiếm LUT trong tổng số tài nguyên của board, và tần số clock tối đa đạt được là 200MHz. Cuối cùng, tác giả đã tóm tắt các kết quả đạt được và đưa ra các hướng phát triển tiếp theo.