Nghiên cứu, thiết kế và xác minh lõi IP-SPI trên nền tảng ASIC

Abstract

Đề tài nghiên cứu, thiết kế và xác minh lõi IP-SPI trên nền tảng ASIC, hướng đến việc phát triển một lõi IP-SPI có khả năng cấu hình linh hoạt, hoạt động ở cả hai chế độ master và slave, hỗ trợ truyền thông dữ liệu giữa vi điều khiển và các thiết bị ngoại vi. Quá trình thiết kế và mô phỏng được thực hiện bằng ngôn ngữ SystemVerilog, áp dụng phương pháp hướng đối tượng (OOP) để xây dựng môi trường xác minh với các thành phần chính như driver, monitor, generator và interface. Mô hình lõi IP-SPI sẽ được kiểm thử trên môi trường mô phỏng Xcelium nhằm đảm bảo độ chính xác và hiệu năng, góp phần cung cấp giải pháp hiệu quả cho các hệ thống vi mạch tích hợp.