Thiết kế bộ lọc thích nghi trên Kit Fpga để giảm sai số do nhiễu đa đường trong máy thu GPS

Please use this identifier to cite or link to this item: http://thuvienso.dut.udn.vn/handle/DUT/12615

Title:	Thiết kế bộ lọc thích nghi trên Kit Fpga để giảm sai số do nhiễu đa đường trong máy thu GPS
Authors:	Vũ, Hồng Sơn
Advisor:	TS. Nguyễn, Văn Cường
Keywords:	Bộ lọc thích nghi;Kit Fpga;Máy thu GPS
Issue Date:	2009
Publisher:	Trường Đại học Bách khoa, Đại học Đà Nẵng
Description:	Chuyên ngành : Kỹ thuật điện tử Mã số:60.52.70 621.38412VU-S
URI:	http://thuvienso.dut.udn.vn/handle/DUT/12615
Appears in Collections:	Khoa Điện tử - Viễn thông - LV Ngành Kỹ thuật Điện tử

CORE Recommender

Check