Thiết kế bộ lọc thích nghi trên Kit Fpga để giảm sai số do nhiễu đa đường trong máy thu GPS

Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này: http://thuvienso.dut.udn.vn/handle/DUT/12615

Title:	Thiết kế bộ lọc thích nghi trên Kit Fpga để giảm sai số do nhiễu đa đường trong máy thu GPS
Authors:	Vũ, Hồng Sơn
Advisor:	TS. Nguyễn, Văn Cường
Keywords:	Bộ lọc thích nghi;Kit Fpga;Máy thu GPS
Issue Date:	2009
Publisher:	Trường Đại học Bách khoa, Đại học Đà Nẵng
Description:	Chuyên ngành : Kỹ thuật điện tử Mã số:60.52.70 621.38412VU-S
URI:	http://thuvienso.dut.udn.vn/handle/DUT/12615
Bộ sưu tập:	Khoa Điện tử - Viễn thông - LV Ngành Kỹ thuật Điện tử

Các đề xuất từ CORE

Kiểm tra...

Khi sử dụng các tài liệu trong Hệ thống quản lý thông tin nghiên cứu phải tuân thủ Luật bản quyền.