Thiết kế và mô phỏng mạch vòng khóa pha tương tự (PHASE LOCKED LOOP) sử dụng công nghệ CMOS 65nm

Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này: http://thuvienso.dut.udn.vn/handle/DUT/2532

Trường DC	Giá trị	Ngôn ngữ
dc.contributor.advisor	Giáp, Quang Huy, TS
dc.contributor.author	Trần, Ngọc Nhân
dc.contributor.author	Phan, Thế Hợp
dc.date.accessioned	2024-11-06T02:14:57Z	-
dc.date.available	2024-11-06T02:14:57Z	-
dc.date.issued	2023
dc.identifier.uri	http://thuvienso.dut.udn.vn/handle/DUT/2532	-
dc.description	84 tr.	vi
dc.description.abstract	Nội dung đồ án gồm có 5 chương: Chương 1. Giới thiệu chung về PLL. Chương 2. Cấu trúc của một PLL. Chương 3. Thiết kế và mô phỏng hành vi. Chương 4. Thực hiện mạch. Chương 5. Mô phỏng,đánh giá kết quả.	vi
dc.language.iso	vi	vi
dc.publisher	Trường Đại học Bách khoa - Đại học Đà nẵng	vi
dc.subject	Phase Locked Loop	vi
dc.subject	Vi mạch	vi
dc.subject	Mạch điện tử	vi
dc.title	Thiết kế và mô phỏng mạch vòng khóa pha tương tự (PHASE LOCKED LOOP) sử dụng công nghệ CMOS 65nm	vi
dc.type	Đồ án	vi
item.grantfulltext	reserved	-
item.languageiso639-1	vi	-
item.openairetype	Đồ án	-
item.openairecristype	http://purl.org/coar/resource_type/c_18cf	-
item.fulltext	Có toàn văn	-
item.cerifentitytype	Publications	-
Bộ sưu tập:	Khoa Điện - Kỹ thuật điều khiển và Tự động hóa

Tập tin	Mô tả	Kích thước	Định dạng	Đã có tài khoản, vui lòng Đăng nhập
8.DA.DI.23.517_TranNgocNhan.pdf	Thuyết minh	18.32 MB	Adobe PDF

Các đề xuất từ CORE

71

đã cập nhật vào 03-02-2026

18

đã cập nhật vào 03-02-2026

Kiểm tra...

Khi sử dụng các tài liệu trong Hệ thống quản lý thông tin nghiên cứu phải tuân thủ Luật bản quyền.