Thiết kế vật lý và tối ưu PPA cho ASIC SoC sử dụng lõi CPU theo kiến trúc RISC-V

Please use this identifier to cite or link to this item: http://thuvienso.dut.udn.vn/handle/DUT/25535

Title:	Thiết kế vật lý và tối ưu PPA cho ASIC SoC sử dụng lõi CPU theo kiến trúc RISC-V
Authors:	Nguyễn, Thị Mỹ Lĩnh
Advisor:	Võ, Tuấn Minh
Keywords:	Thiết kế vật lý;Hệ thống SoC RISC-V;CPU
Issue Date:	2026
Publisher:	Trường Đại học Bách Khoa, Đại học Đà Nẵng
Description:	ĐT.26.626
URI:	http://thuvienso.dut.udn.vn/handle/DUT/25535
Appears in Collections:	Khoa Điện tử - Viễn thông - Kỹ thuật Điện tử-Viễn thông

CORE Recommender

Check