Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này:
http://thuvienso.dut.udn.vn/handle/DUT/25535| Nhan đề: | Thiết kế vật lý và tối ưu PPA cho ASIC SoC sử dụng lõi CPU theo kiến trúc RISC-V | Tác giả: | Nguyễn, Thị Mỹ Lĩnh | Người hướng dẫn: | Võ, Tuấn Minh | Từ khoá: | Thiết kế vật lý;Hệ thống SoC RISC-V;CPU | Năm xuất bản: | 2026 | Nhà xuất bản: | Trường Đại học Bách Khoa, Đại học Đà Nẵng | Mô tả: | ĐT.26.626 |
Định danh: | http://thuvienso.dut.udn.vn/handle/DUT/25535 |
| Bộ sưu tập: | Khoa Điện tử - Viễn thông - Kỹ thuật Điện tử-Viễn thông |
Hiển thị đầy đủ biểu ghi tài liệu
Các đề xuất từ CORE
Google Scholar TM
Kiểm tra...
Khi sử dụng các tài liệu trong Hệ thống quản lý thông tin nghiên cứu phải tuân thủ Luật bản quyền.